在 6nm FinFET 製程下設計高速 StrongARM Latch 比較器：核心技術與設計挑戰

TL;DR

- 在 5/6/7nm FinFET 節點，StrongARM Latch 的速度瓶頸由再生時間常數 $\tau \approx C_L/g_m$ 決定，但先進製程帶來三重夾擊：互連與閘極寄生電容主導 C_L、供電電壓降至 0.75–0.9V 壓縮過驅動裕度、以及鰭片量化(fin quantization)使輸入對與交叉耦合對的尺寸只能以整數鰭片步進、惡化失調匹配；GIDL 漏電則直接污染取樣節點。
- 業界已在真實晶片驗證可行性：Kwon et al.(Yonsei, TCAS-II 2025)在 6nm FinFET 用 0.9V 達成 10-bit 500-MS/s pipelined SAR（SNR 54.2dB、SNDR 53.6dB、2.7mW、0.014mm²、FoM 13.8fJ/conv.-step）；Baek et al.(Samsung, ISSCC 2021, paper 10.5)在 7nm FinFET 達成 12-bit 600-MS/s；Goyal et al.(NXP, VLSID 2023)系統性記錄了 5nm 取樣開關 GIDL、連續主動區 dummy 漏電與寄生問題。
- 關鍵電路技術為：tail/clock 電晶體尺寸與多鰭片配置加速再生、preamplifier/floating-inverter 前置放大降低 kickback 與輸入參考雜訊、bootstrap 取樣開關搭配 GIDL 抑制、offset 校正(auxiliary pair/可調電容)克服匹配劣化，以及 common-centroid + dummy + 連續 OD 對稱佈局抑制 LDE 與寄生。

Key Findings

1. **再生速度由 $\tau = C_L/g_m$ 主導，先進節點 C_L 中寄生佔比上升。** StrongARM latch 的決策時間 = 積分相延遲 t0 + 再生相延遲；再生為指數增長 $\Delta V(t) = \Delta V0 \cdot e^{(t/\tau)}$，$\tau \approx C_L/g_m$(交叉耦合對的等效跨導)。在 FinFET 節點，互連寄生電阻/電容、閘極 Cgd/Cgs 與 middle-of-line(MEOL)電阻顯著上升，使 C_L 中「非本質」寄生佔比變大，且金屬層 RC 惡化，wire 寄生不隨電晶體微縮而等比下降。Razavi(SSCM 2015)的標準分析確立了三相(reset/sampling/regeneration)模型與 $\tau = C_L/g_m$。
2. **供電電壓微縮壓縮裕度。** 5nm 典型 0.75V、6nm 約 0.9V、7nm 約 0.8V。StrongARM 為堆疊結構(tail + 輸入對 + 交叉耦合對 + reset PMOS)，低 VDD 下堆疊電晶體的 VDS 裕度與輸入對 g_m 急遽下降，造成「能翻轉但很慢」、corner 下 t_pd 暴增、近軌時 offset 惡化。
3. **FinFET 失調與匹配受 Vt variation 與鰭片量化雙重影響。** Pelgrom $\sigma VOS = AVT/\sqrt{(WL)}$。FinFET 因 fully-depleted、低通道摻雜使 AVT 較平面 HKMG 改善(約為平面的一半，Fulde et al.)，但鰭片線邊緣粗糙度(LER)與金屬閘極粒度(MGG)成為主導，且寬度量化使 W 只能整數鰭片步進——無法連續加大輸入對面積來壓低 offset，需靠校正。
4. **Kickback noise 抑制有成熟技術族。** 包括:(a)前置放大器隔離(最常用);(b)電容中和(neutralization,Figueiredo & Vital TCAS-II 2006);(c)取樣開關於再生相斷開輸入;(d)三級比較器以 CMOS 輸入對抵消 nMOS/pMOS kickback。

5. **GIDL 是 FinFET 取樣開關/比較器輸入端的關鍵漏電。** Goyal et al.(NXP VLSID 2023)明確點名「SAR ADC 取樣開關的 gate-induced drain leakage」為 5nm 三大待解問題之一。GIDL 由 off 開關上的高反向 Vgd(drain-to-gate 強電場)觸發，於 7nm 級氧化層在 |Vgd|>0.7V 時即占總漏電 >10%，造成訊號相依的保持電壓 droop。
6. **時脈與 reset/regeneration 時序最佳化是支援 ≥500MS/s 的關鍵。** 採用非同步時脈、SR latch 鎖存輸出、bootstrap 取樣開關縮短 startup、並用 OLS/平行比較器在 pipeline/SAR 中提速。Baek(Samsung)與 Kull(14nm FinFET ISSCC 2017，實測 950MS/s 下 SNDR 50dB、6.92mW，速度為當時既有 pipelined SAR 的 3.5 倍)等均以背景共模調節與 offset 校正支撐 GS/s 級。

Details

一、先進 FinFET 節點下 StrongARM Latch 的主要挑戰

(1) 寄生電容/電阻對再生速度與鎖存時間常數的影響 StrongARM latch 運作分三相：reset(CLK 低，輸出節點與差動對汲極預充至 VDD)、sampling/積分相(CLK 高，tail 開啟，輸入對 M1/M2 依輸入差以電流放電節點 P/Q)、regeneration 相(P/Q 降至 VDD−Vthn 時交叉耦合 NMOS 開啟，正回授把差訊放大到滿擺幅)。決策延遲 = t0 + t_latch，其中 t0≈2·C_L·V_thp/I_tail，t_latch=（C_L/g_m,eff）·ln(ΔV_final/ΔV0)。因此**再生時間常數 τ=C_L/g_m,eff**，C_L 越小、交叉耦合對等效 g_m 越大則越快。 GitHub

在 FinFET 先進節點，問題在於 C_L 的組成。Loke 等人(NXP)在「Analog/Mixed-Signal Design Challenges in 7-nm CMOS and Beyond」(CICC 2018)指出 analog/mixed-signal 電路無法享受微縮紅利，反而面臨「更差的寄生電阻與電容、更強的 layout-dependent effects、版圖膨脹」。具體而言：閘極 Cgg(含 Cgd 米勒分量)、汲極接觸與 MEOL 局部互連電阻、上層金屬 RC 都不隨節點等比下降，使輸出節點 C_L 中互連與接觸寄生佔比上升，τ 無法隨製程微縮持續縮小。Cgd 透過米勒效應在再生瞬間把大幅輸出擺幅耦合回輸入(kickback 與有效 C_L 增大雙重效應)。 IEEE Xplore

(2) 供電電壓微縮造成裕度不足 5nm 約 0.75V(Goyal/NXP 同組相關設計使用 0.75V 5nm FinFET)、6nm 約 0.9V(Kwon et al. 在 6nm 用 0.9V)、7nm 約 0.8V。StrongARM 是四層堆疊；低 VDD 下：輸入對若進入弱反轉/線性區 g_m 崩塌、再生變慢；堆疊電晶體 VDS 裕度不足使有效增益下降、對 mismatch 與注入更敏感；近軌時最壞情況延遲尾(delay tail)擴大、offset 隨共模 VICM 變化加劇。這也是 Kwon et al. 改用 inverter-based residue amplifier + 動態負電容補償 feedback factor 來在 0.9V 達成 500MS/s 的根本動機。 Icnavigator Google Sites

(3) Vt variation 與鰭片量化對 offset/matching 的影響 StrongARM 的輸入參考 offset 主要來自單一差動對(這是它受歡迎的原因之一,Razavi)。σVOS=AVT/√(WL)。在 FinFET：(i)因 fully-depleted 通道、低摻雜，AVT 相對平面 HKMG 改善一一Fulde et al. 指出 FinFET(金屬閘)匹配常數約為平面的一半;但(ii)「對非常窄的鰭片，匹配行為會劣化」，主因轉為線邊緣粗糙度(LER)、源汲電阻變異、閘極對準與金屬閘粒度(MGG);arXiv 文獻指出從 180nm 到 45nm,特徵尺寸縮小 4×,而 Vt 匹配係數僅改善約 2×;(iii)**寬度量化(width quantization)**：FinFET 元件寬度由鰭片數量(整數)決定、鰭片依 PDK 固定 pitch,輸入對

與交叉耦合對只能以整數鰭片步進加大,無法像平面製程連續調整 W 來壓低 offset。後果是高速比較器必須依賴 offset 校正而非單純放大面積。 Semantic Scholar + 4

(4) Kickback noise 抑制技術 latched comparator 內部節點大幅電壓變動經 Cgd/Cgs 耦合回輸入即 kickback,會干擾前級(DAC/取樣電容)的安定。Figueiredo & Vital(TCAS-II 2006,「Kickback Noise Reduction Techniques for CMOS Latched Comparators」)系統化提出兩類技術:在 reset/regeneration 相用開關隔離差動對、以及中和(neutralization)技術。常見手段:(a)加前置放大器作緩衝(最常用,代價是靜態功耗);(b)交叉耦合中和電容(把輸出對輸入的耦合以反相耦合抵消,前置放大器中比 latch 中更有效);(c)三級比較器以 CMOS 輸入對讓 pMOS kickback 抵消 nMOS kickback。 ResearchGate + 4

(5) 漏電/GIDL Goyal et al.(NXP VLSID 2023)摘要明列三大 5nm 問題:連續主動區佈局造成 dummy 元件高漏電、環形振盪器大寄生、SAR ADC 取樣開關的 GIDL。GIDL 機制:取樣開關於 hold 相關閉時,若輸入電壓高,off 電晶體的 Vgd 變成大負值(NMOS)/大正值(PMOS),drain-to-gate 強電場在薄氧化層中誘發能帶間穿隧漏電。產業資料顯示 7nm 級氧化層在 |Vgd|>0.7V 時 GIDL 即占總元件漏電 >10%,且為訊號相依,直接造成保持節點電壓 droop 與 SINAD 劣化。緩解:降低 off 開關的反向 Vgd(電壓鉗制)、bulk/well 偏壓、native 元件供 bulk、堆疊/T-type 開關。連續 OD(continuous active area)佈局下,相鄰元件僅以 dummy gate 隔離,dummy gate 隔離不足會造成遠高於 STI 隔離的漏電(可達數十至上千倍),NXP 的修法為以高 Vt dummy gate 抑制共鰭漏電。 IEEE Xplore + 3

(6) 時脈路徑與 reset/regeneration 時序最佳化(≥500MS/s) 高速下需:非同步自我時序(self-timed)以最大化單通道速度;SR latch 鎖存 StrongARM 輸出避免 reset 相無效邏輯位準傳到下級;bootstrap 取樣開關縮短 tracking/startup 時間(尤其低 duty-cycle 取樣時脈用於避免 time-interleaved 通道間 crosstalk);pipeline/SAR 中以平行比較器與 OLS(output level shifting)殘差放大加速。Kull et al.(ISSCC 2017,14nm FinFET,10b 1.5GS/s pipelined-SAR)以背景第二級共模調節 + offset 校正,實測在 950MS/s 下達 SNDR 50dB、功耗 6.92mW,速度為當時既有 pipelined SAR 的 3.5 倍。 GitHub + 3

二、電路層級最佳化技術

- **tail/clock 電晶體尺寸最佳化**:加大 tail 與 clock 電晶體(以多鰭片配置)提高 I_tail,縮短 $t_0 \approx 2C_L \cdot V_{thp}/I_{tail}$ 與加速放電;但需與 kickback、功耗、面積權衡。
- **交叉耦合反相器對尺寸與佈局對稱**:理論上最佳化 PMOS/NMOS 比例以最小化 latch 延遲;版圖須嚴格對稱(common-centroid、interdigitation)以最小化系統性 offset。 Scientific.Net
- **前置放大/動態前置放大器**:在 latch 前加增益級可同時降低輸入參考 offset、雜訊與 kickback。代表作為 Tang/Sun(JSSC 2020)「Dynamic Floating Inverter Amplifier(FIA)」:以浮動儲存電容供電的反相器輸入對,實現 current-reuse 與動態偏置,大幅提升 g_m/I_D、降低雜訊,並使 noise/offset/delay 對 PVT 與共模不敏感;180nm 原型在 1.2V 下達 46μV 輸入參考雜訊、1pJ/比較,較 StrongARM latch 提升 >7× 能效(對照量測:SA latch 62μV vs FIA 46μV)。此架構對低 VDD FinFET 特別有吸引力。

- **bootstrap 取樣開關**:維持開關導通電阻對輸入電壓的恆定(線性度),搭配 speed-enhanced bootstrap(如 22nm FinFET 38GS/s 設計)與 T-type 結構抑制 leakage 與 crosstalk。 IEEE Xplore
- **動態偏置/動態電流注入**:dynamic-bias preamp(Bindra/Nauta,65nm,JSSC 2018)在 preamp tail 加電容穩定共模,實測較對照每次比較少耗能 2.8 倍、輸入參考雜訊小幅下降、小差動輸入時 CLK-Q 延遲增加 40%;double-tail 架構(Schinkel/Nauta ISSCC 2007,90nm)分離輸入與交叉耦合級,1σ offset 8mV、輸入等效雜訊 1.5mV、92fJ/decision @1.2V、18ps setup+hold,適合寬共模/低供電。
- **offset 校正**:auxiliary pair 注入可調共模電流(Springer 2022 分析)、可調電容/reference-compensated 校正,以及背景數位校正,克服 FinFET 量化導致的匹配限制。 Springer
- **layout-level**:common-centroid 抑制梯度誤差(但對隨機 mismatch 無效,且 FinFET 下需權衡 LDE、繞線寄生);dummy device 保持 litho 週期性與邊界元件匹配;multi-fin 配置使匹配元件用相同鰭片數與相同方向;連續 OD/diffusion 在 FinFET 下需以高 Vt dummy gate 處理漏電;parasitic-aware common-centroid 繞線(ACM TODAES 2016)針對 FinFET 電流比匹配。 Umn Scholars@Duke

三、相關真實學術論文與核心貢獻

1. **Y. Kwon, J. Won, B. Min, D. Kim, J. Kim, J.-H. Yang, Y. Chae, "A 10-Bit 500-MS/s Pipelined SAR ADC With Feedback Factor Compensation in 6-nm FinFET," IEEE TCAS-II, vol.72, no.5, pp.698–702, May 2025.** 6nm FinFET、0.9V、0.014mm²;逐字實測:SNR 54.2dB、SNDR 53.6dB、2.7mW、Walden FoM 13.8fJ/conv.-step。核心:以虛擬接地的動態負電容補償 feedback factor,放寬殘差放大器的單位增益頻寬與開環增益需求,使 inverter-based residue amplifier 在低 VDD 達 500MS/s。直接示範 6nm 高速資料轉換器中動態電路與低壓裕度的解法。
2. **S. Goyal, S. K. Wadhwa, D. Tripathi, G. Agrawal, K. Thakur, D. K. Jain, A. L.-S. Loke, A. Kumar, M. K. Upadhyay, Bhawna, S. K. Dey (NXP), "Design Challenges and Techniques for 5nm FinFET CMOS Analog/Mixed-Signal Circuits," VLSID 2023, pp.98–103.** 摘要逐字點名三大 5nm AMS 挑戰與對策:連續主動區佈局造成 dummy 元件高漏電、環形振盪器大寄生、SAR ADC 取樣開關 GIDL。對 StrongARM/取樣前端的 leakage 與 layout 對策最具直接參考價值。
3. **A. L.-S. Loke, et al., "Analog/Mixed-Signal Design Challenges in 7-nm CMOS and Beyond," IEEE CICC 2018.** 7nm 及更先進節點 AMS 設計的權威綜述:寄生 R/C 惡化、LDE 增強、版圖膨脹;提出降低對製程/模型不成熟敏感度的版圖準則。 ResearchGate
4. **S. Baek, I. Jang, M. Choi, H. Roh, W. Lim, Y. Cho, J. Shin (Samsung), "A 12b 600MS/s Pipelined SAR and 2×-Interleaved Incremental Delta-Sigma ADC with Source-Follower-Based Residue-Transfer Scheme in 7nm FinFET," ISSCC 2021, paper 10.5, pp.172–174, DOI 10.1109/ISSCC42613.2021.9366051.** 7nm FinFET 高速 pipelined-SAR;改用 source-follower 殘差傳遞之動機(逐字):動態/

開環/ring amp 的級間增益誤差「需要耗功的增益校正以補償製程、電源與溫度(PVT)變異」。比較器/SAR 量化器在 7nm 的高速實作示範。

5. **B. Razavi, "The StrongARM Latch [A Circuit for All Seasons]," IEEE Solid-State Circuits Magazine, vol.7, no.2, pp.12–17, Spring 2015.** 標準分析:三相運作、τ=C_L/g_m、offset 來源、零靜態功耗、rail-to-rail。 IEEE Xplore
6. **P. M. Figueiredo & J. C. Vital, "Kickback Noise Reduction Techniques for CMOS Latched Comparators," IEEE TCAS-II, vol.53, no.7, pp.541–545, July 2006.** kickback 系統分析與中和/隔離兩類抑制技術。 ResearchGate
7. **X. Tang, L. Shen, B. Kasap, X. Yang, W. Shi, A. Mukherjee, D. Z. Pan, N. Sun, "An Energy-Efficient Comparator With Dynamic Floating Inverter Amplifier," IEEE JSSC, vol.55, no.4, pp.1011–1022, Apr 2020.** FIA 動態前置放大器,逐字:180nm、1.2V 下 46μV 輸入參考雜訊、1pJ/比較、較 SA latch 提升 >7× 能效。
8. **D. Schinkel, E. Mensink, E. Klumperink, E. van Tuijl, B. Nauta, "A Double-Tail Latch-Type Voltage Sense Amplifier with 18ps Setup+Hold Time," ISSCC 2007, pp.314–315.** 90nm,分離輸入/交叉耦合級的 double-tail 結構,逐字:1σ offset 8mV、輸入等效雜訊 1.5mV、92fJ/decision @1.2V、18ps setup+hold;寬共模/低壓友善。
9. **L. Kull, et al., "A 10b 1.5GS/s Pipelined-SAR ADC with Background Second-Stage Common-Mode Regulation and Offset Calibration in 14nm CMOS FinFET," ISSCC 2017, pp.474–475.** FinFET 下 GS/s 級比較器/SAR,背景共模調節 + offset 校正;實測 950MS/s 下 SNDR 50dB、6.92mW,速度為當時既有 pipelined SAR 的 3.5 倍。
10. **H. S. Bindra, C. E. Lokin, D. Schinkel, A. J. Annema, B. Nauta, "A 1.2-V Dynamic Bias Latch-Type Comparator in 65-nm CMOS With 0.4-mV Input Noise," IEEE JSSC, vol.53, no.7, pp.1902–1912, 2018.** 動態偏置 preamp,逐字:每次比較少耗能 2.8 倍、輸入參考雜訊小幅下降、小差動輸入下 CLK-Q 延遲增加 40%。
11. **A. Almansouri, A. Alturki, A. Alshehri, T. Al-Attar, H. Fariborzi, "Improved StrongARM Latch Comparator: Design, Analysis and Performance Evaluation," PRIME 2017.** 改進 SAL,於 16nm 模擬。

(補充參考:Bandla & Pal, "Strong-ARM Dynamic Latch Comparators: Design and Analyses on CAD Platform," arXiv 2402.14519，180nm 對 cascode/pseudo-NMOS 改良之比較分析;P.-H. Wu, M. P.-H. Lin, X. Li, T.-Y. Ho, "Parasitic-Aware Common-Centroid FinFET Placement and Routing for Current-Ratio Matching," ACM TODAES, vol.21, no.3, 2016。)

Recommendations

階段一(架構選擇,設計起點): 對 6nm、≥500MS/s、中解析度(8–10b)應用,採「動態前置放大器 + StrongARM/double-tail 後級」而非裸 StrongARM。理由:低 VDD(0.9V)下裸 StrongARM 的堆疊裕度與 offset/kickback 難同時滿足;FIA 或 dynamic-bias preamp 可

同時降 kickback、雜訊、共模敏感度。**門檻:** 若目標雜訊 <1 LSB 且 ENOB 需 >9,前置放大不可省。

階段二(尺寸與時序): 以多鰭片放大 tail/clock 電晶體縮短 t0;交叉耦合對用相同鰭片數、common-centroid + dummy 對稱佈局;採非同步自我時序 + SR latch 鎖存輸出。**門檻:** 當 corner(SS、低 VDD、高溫)下 t_pd 超出時序預算或 metastability 視窗惡化時,需加大交叉耦合 g_m 或縮短 reset 相。

階段三(失調與漏電): 因 FinFET 鰭片量化無法靠加大面積壓 offset,務必內建 offset 校正(auxiliary pair 或可調電容,搭配背景數位校正);取樣前端用 bootstrap + T-type 開關並施加 GIDL 抑制(降反向 Vgd、bulk 偏壓)。**門檻:** 若校正前 σVOS 使良率不足、或保持節點 droop 因 GIDL 造成 SINAD 下降超過 0.5 LSB,則必須導入上述對策。

階段四(佈局簽核): 連續 OD 佈局下以高 Vt dummy gate 抑制 dummy/共鰭漏電;做 parasitic-aware common-centroid 繞線並以萃取後(post-layout)模擬驗證 τ 與 kickback。**門檻:** 後模擬 C_L 中寄生佔比過高導致速度不足時,優化局部互連與接觸佈局,而非單純加電流。

Caveats

- **Goyal et al.(NXP VLSID 2023)正文無法公開取得**:其摘要(三大議題:dummy 連續主動區漏電、環形振盪器寄生、取樣開關 GIDL)已逐字確認,但具體 droop 百分比、AVT 係數、鰭片 pitch、供電電壓等量化數字在付費正文中,本報告無法逐字引用;5nm 0.75V 係由同組相關論文推得,非該文正文逐字確認。
- 報告中部分 GIDL 量化門檻(如 |Vgd|>0.7V 占漏電 >10%、連續 OD 漏電倍數、fA 級抑制效果)來自同主題的專利/文獻作為佐證,非 Goyal/Loke 原文數據,已標註。
- 多數公開的 StrongARM/dynamic comparator 量化結果(延遲、offset、能效)來自 180/90/65/32/16nm 的模擬或量測;真正在 5/6/7nm FinFET 矽驗證的「StrongARM latch 本身」公開細節稀少,通常隱含於 ADC 系統論文(Kwon、Baek、Kull)中,需以系統級指標反推比較器性能。
- GAA(nanosheet,3nm 及以下)雖提供更佳靜電控制與更低漏電,但截至 2026 年中,公開的 GAA StrongARM 比較器矽驗證論文仍極少,本報告以 FinFET 為主、GAA 為趨勢延伸。 PatSnap
- τ=C_L/g_m 為一階近似;實際再生受輸入對退化、寄生分佈、共模軌跡等高階效應影響,精確值需 post-layout 暫態模擬。